Biex tindirizza l-limitazzjoni ta' kontrolluri asinkroniċi LED tradizzjonali li jistgħu juru biss l-iskrin bħala żona kompluta, dan id-dokument jipproponi skema ta' disinn ibbażata fuq proċessur ARM ta' 32-bit ta' prestazzjoni għolja-jew proċessur ta' core soft-Nios II u sistema operattiva-ħin reali (bħal μC/OS-II). Din l-iskema tutilizza algoritmu effiċjenti għall-iskedar tal-kompiti biex tikseb wiri arbitrarju ta 'twieqi multipli fuq skrin wieħed. Is-softwer tas-sistema ta 'kontroll huwa ddisinjat ibbażat fuq is-sistema operattiva f'ħin reali μC/OS-II, bl-użu tal-algoritmu effiċjenti tal-iskedar tal-kompiti tiegħu biex tiskeda kull kompitu, bil-wiri ta' kull tieqa mmaniġġjat minn kompitu wieħed.
Rigward l-organizzazzjoni u l-ħażna tad-dejta, għal skrin ta'-kulur doppju, tmien pixels orizzontali konsekuttivi huma miġbura f'kelma waħda għall-ħażna, b'dejta ħamra u ħadra kull wieħed jokkupa byte wieħed. Għal skrin tal--kulur sħiħ, kull pixel jinkludi tliet kuluri primarji: aħmar, aħdar u blu, kull wieħed b'256 livell ta' skala griża. Il-livelli tal-griż ta 'kull pixel huma kodifikati bl-użu ta' 8 bits ta 'data, u b'hekk jeħtieġu 3 bytes ta' spazju għall-ħażna għal kull pixel. Id-dejta li tikkorrispondi għat-tliet kuluri (aħmar, aħdar u blu) tista 'tinħażen separatament għal tħaddim aktar faċli. L-iskala tal-griż tal-wiri LED hija implimentata bl-użu ta 'skanjar peżat, li jeħtieġ separazzjoni tal-bit tad-dejta tal-kulur. Bits bl-istess piż imbagħad jerġgħu jingħaqdu, u l-modulu ta 'kontroll tal-iskannjar jikkontrolla l-LEDs biex jixegħlu skond sekwenza ta' ħin speċifika. Il-kontrollur mhux sinkroniku jikkonsisti primarjament minn modulu ta 'komunikazzjoni, modulu ta' pproċessar ta 'dejta, u modulu ta' kontroll tal-iskannjar fil-ħardwer tiegħu. Il-modulu ta 'komunikazzjoni jinkludi modulu Ethernet u modulu ta' komunikazzjoni serjali, li jappoġġjaw RS232, RS485, u komunikazzjoni Ethernet industrijali. Il-modulu tal-ipproċessar tad-dejta jinkludi CPU soft-tal-qalba tal-MCU jew Nios II, memorja cache (bħal SRAM jew SDRAM), u memorja Flash għall-ħażna tad-dejta tal-informazzjoni dot matrix. Il-modulu tal-kontroll tal-iskannjar jikkonsisti minn CPLD jew memorja tal-wiri (SRAM) tal-IP PWM definit mill-utent-.
